2037년에서야 가능한줄 알았는데…국내 연구진, 초미세 반도체 구현 성공

[기술] 2037년에서야 가능한줄 알았는데…국내 연구진, 초미세 반도체 구현 성공

니하오마 2024-07-04 02:21 조회 130 추천 10 댓글 0

https://etoland.co.kr/link.php?n=9392413 복사

과학기술정보통신부는 반도체 설계 전공 학생들이 스스로 칩을 설계하고 제작해 검증해보는 내 칩 서비스를 진행하고 있다. 게티이미지뱅크 제공

국내 연구팀이 국제전기전자공학회(IEEE)가 2037년까지 전망한 반도체 기술 수준을 월등히 넘어서는 극소형 반도체 소자를 구현했다. 게티이미지뱅크 제공

국내 연구팀이 국제전기전자공학회(IEEE)가 2037년까지 전망한 반도체 기술 수준을 월등히 넘어서는 극소형 반도체 소자를 구현했다. 다양한 저전력 고성능 전자기기 개발의 원천기술이 될 것으로 보인다.

기초과학연구원(IBS)은 조문호 반데르발스 양자 물질 연구단 연구팀이 원자 크기 수준으로 작은 너비의 1차원 금속 물질을 2차원 반도체 기술에 적용해 새로운 구조의 극소형 반도체 소자를 구현했다고 3일 밝혔다. 1차원 금속은 전자가 1차원 공간 내에서 움직일 수 있는 전도 경로를 가진 금속으로 전자의 운동이 1차원적인 공간에서 제한된다는 물리적 특성을 갖는다.

최근 반도체 소자 소형화가 물리적 한계에 직면하면서 2차원 반도체를 활용한 연구가 전 세계적인 기초·응용 연구로 주목받고 있다. 2차원 반도체는 극도로 얇은 두께에서도 우수한 반도체 특성을 나타낸다. 차세대 반도체 산업의 핵심 소재로 손꼽히는 이유다.

다만 기술적으로 2차원 반도체 내 전자의 이동을 수 nm(나노미터, 10억분의 1m) 이하의 크기까지 줄일 수 있는 공정 기술은 없어 이를 집적회로로 확장하는 것은 불가능에 가까웠다.

지금까지 반도체의 집적도를 높이기 위해 리소그래피 공정을 이용했지만 한계가 있었다. 집적도는 반도체 칩 안에 소자가 얼마나 조밀하게 들어가 있는지를 나타내는 척도다. 집적도가 높을수록 공정 단가가 낮아지고 더 많은 데이터를 빠르게 처리할 수 있어 칩을 구성하는 소자의 크기는 점점 작아져야 한다.

실리콘칩 표면에 원하는 패턴을 빛으로 그리는 리소그래피 공정을 이용하면 빛의 파장 크기로 미세하게 그릴 수는 있지만 원자 크기 정도의 극한으로 줄이는 것은 기술적으로 불가능에 가까웠다. 차세대 반도체 공정에서 리소그래피의 한계를 극복할 수 있는 새로운 기술이 필요했다.

IBS 연구팀은 이러한 기술적 난제를 해결하기 위해 1차원 금속을 전극으로 활용했다. 2차원 반도체인 '이황화몰리브덴'은 거울 쌍정 경계 폭이 0.4nm에 불과한 1차원 금속이라는 사실에 주목해 반도체 소자의 게이트 전극으로 활용했다. 거울 쌍정 경계란 서로 거울 대칭인 두 결정의 집합체가 만나 형성되는 결정립계를 가리킨다.

덕분에 연구팀은 리소그래피 공정 없이 게이트 길이가 원자 크기 수준인 1차원 금속 기반의 반도체 소자를 구현했다. 극소형 반도체 소자가 기반이 되는 논리 회로 구현에도 성공했다.

IEEE가 보고하는 국제 디바이스 시스템(IRDS) 로드맵에서는 집적도 측면에서 2037년까지 0.5nm 수준의 반도체 기술을 전망했다. 12nm 이하의 트랜지스터 게이트 길이를 요구하기도 했다. 이번 연구 성과는 1차원 거울 쌍정 경계로 인해 폭이 약 3.9nm인 것을 입증해 실질적인 게이트 길이가 수 nm 수준임을 확인했다. 이는 산업 기술적 전망치를 월등히 넘어선 결과이며 반도체 소자의 초미세화를 앞당길 핵심 기술이 될 수 있다.

연구를 이끈 조 단장은 “연구팀이 구현한 1차원 금속 기반 반도체 구현 기술은 새로운 물질 공정으로서 초미세 반도체 공정에 적용돼 향후 다양한 저전력 고성능 전자기기 개발의 원천기술이 될 것으로 기대된다.”라고 언급했다.

https://m.dongascience.com/news.php?idx=66297